在過去的十年里，對于體積更小、密度更高、性能更強大的芯片的需求一直在推動半導體制造商從平面結(jié)構(gòu)向越來越復雜的三維(3D)結(jié)構(gòu)轉(zhuǎn)型。原因很簡單，垂直堆疊可以實現(xiàn)更高的密度。

使用3D架構(gòu)來支持先進邏輯和存儲器應用代表了半導體行業(yè)下一個重要的技術(shù)拐點。非易失性存儲首先實現(xiàn)了這一技術(shù)拐點，泛林集團的刻蝕和沉積工具持續(xù)走在這一創(chuàng)新的前沿。芯片制造商正在積極努力，爭取在未來12-24個月內(nèi)將邏輯器件的結(jié)構(gòu)轉(zhuǎn)型到環(huán)柵(GAA) ，并將目光放在3D DRAM上。

如今，GAA已被廣泛認為是先進邏輯器件中finFET結(jié)構(gòu)的的替代品，它的設(shè)計可以支持下一代及以后世界上最強大的處理器。在這種改進的晶體管結(jié)構(gòu)中，柵極360度環(huán)繞接觸溝道，以實現(xiàn)持續(xù)微縮。GAA晶體管的載流能力是通過納米片或納米線的垂直堆疊結(jié)構(gòu)、并讓柵極材料包裹通道來增加的。納米片的尺寸可以微縮，這樣晶體管的大小就可以根據(jù)所需的應用來調(diào)整。

GAA在概念上可能很簡單，但如此結(jié)構(gòu)的器件卻給半導體制造帶來了巨大的挑戰(zhàn)。有些圍繞著結(jié)構(gòu)的制造展開，另一些則涉及到實現(xiàn)微縮目標所需的新材料。其中主要的挑戰(zhàn)在于，構(gòu)建復雜的結(jié)構(gòu)時，必須鋪設(shè)不同的層，并在之后的步驟中移除其中某些特定元素，比如以原子級的精度移除SiGe。

為了應對這些挑戰(zhàn)，我們認為早期的選擇性刻蝕方法已經(jīng)無法滿足需求，需要新的工藝和能力來構(gòu)建更高密度、更高和更強大的結(jié)構(gòu)。選擇性一直是刻蝕工藝的重要屬性，然而，創(chuàng)建能夠驅(qū)動未來數(shù)字技術(shù)和設(shè)備的先進3D架構(gòu)需要原子級別的超高選擇性和精確度來制造非常復雜的晶體管結(jié)構(gòu)。

泛林集團不斷創(chuàng)新，助力芯片行業(yè)為實現(xiàn)3D架構(gòu)的下一次飛躍而努力。通過與客戶密切合作，我們開發(fā)了一套最前沿的全新選擇性刻蝕設(shè)備，可支持下一代先進邏輯器件的開發(fā)，不久還將用于3D DRAM等先進存儲器應用程序的開發(fā)。

我們很自豪能與我們的客戶攜手引領(lǐng)3D技術(shù)的拐點，進而通過半導體技術(shù)的力量推動社會向前發(fā)展，創(chuàng)造一個更智能、更互聯(lián)的世界。